


3.4 Analogno-digitalni pretvornik

Analogne signale, ki jih dajejo senzori, pri stanju današnje tehnike prej ali slej spremenimo v digitalne in jih naprej obdelujemo z računalniki. Analogno-digitalni pretvornik predstavlja most med svetovoma z različno zapisanimi signali: analognimi in digitalnimi (slika 1 levo). Ker pa je treba rezultat digitalnega preračunavanja prej ali slej vrniti v analogni svet, potrebujemo še most v obratni smeri, to je digitalno-analogni pretvornik (slika 1 desno). Z obema pretvornikoma se bomo srečali v tej vaji.




Slika 1: Raba ADC in DAC

Digitalno-analogni pretvornik, DAC

Najpogosteje uporabljena verzija DAC temelji na R2R lestvici upornikov. Sestavimo jo iz niza enakih upornikov po sliki 2. Izhodno napetost izračunamo kot:

$$U_{B40} = \frac{1}{2}U_{B30} + \frac{1}{4}U_{B32} + \frac{1}{8}U_{B34} + \frac{1}{16}U_{B36}$$

Vhodni signali digitalne oblike se torej uteženo prenesejo na izhod, razmerja uteži so potence števila 2. Če na vhode B30 do B36 priključimo digitalne signale, potem se signal B30 vede kot najpomembnejši bit štiri-bitnega zapisa, signal B36 pa kot najmanj pomemben bit. Pri tem velja, da morajo biti vsi vhodi




Slika 2: R2R lestvica – DAC: vezje in tloris tiskanega vezja

B30 do B36 priključeni bodisi na logično nič (na primer nič voltov) ali logično ena (na primer 12 voltov); če ostane kakšen vhod nepriključen, formula zgoraj ne velja.

Naloga:

- Preskusi delovanje R2R lestvice s slike 2 ročno; povežuj vhodne priključke B30 do B36 na logično nič oziroma ena tako, da potrdiš sorazmernost izhodne napetosti U_{B40} od binarno izražene kombinacije vhodnih signalov.
- Sestavi vezje štiri-bitnega asinhronnega števnika po sliki 3 in ga poveži z R2R lestvico. Na vhod števnik priključi signal ure. Kako izgleda izhodna napetost R2R lestvice U_{B40} ? S kakšno frekvenco signala ure CLK vezje še deluje po pričakovanjih?
- Z računom potrdi veljavnost formule za U_{B40} .



Slika 3: Štiri-bitni asinhronni števec z D-flip-flopi povezan na R2R lestvico

Analogno-digitalni pretvornik – ADC

V prejšnjem delu vaje sestavljeni števec in R2R lestvica lahko služita za pretvornik v obratni smeri ADC. Potrebujemo le še komparator za primerjavo neznane analogne napetosti X_A in poseben generator ure, katerega delovanje se da ustaviti (»gated clock«) po sliki 4. Pretvorba poteka takole:


- Z resetom SC postavimo vsebino števnik na nič, zato postane izhodna napetost R2R lestvice X_A' nič voltov. To (najverjetneje) manj od vhode napetosti X_A , zato izhodni signal komparatorja dovoli delovanje generatorja ure, ki da naslednji pulz, ta pa vrednost v števcu poveča.
- Če je napetost X_A' zdaj večja od napetosti X_A , komparatorjev izhodni signal onemogoči delovanje generatorja ure. Če ni večja, komparatorjev izhodni signal omogoči delovanje generatorja ure, ki da naslednji pulz, ta pa vrednost v števcu spet poveča.
- Če je napetost X_A' zdaj večja od X_A , komparatorjev izhodni signal onemogoči delovanje generatorja ure. Če ni večja...
- Postopek se ponavlja, dokler izhodna napetost R2R lestvice X_A' ne preseže neznane analogne napetosti X_A , takrat se generator ure ustavi, vsebina števnik pa je digitalni ekvivalent vhodne napetosti X_A .

Vsebina števnik se torej povečuje dokler ustrežna analogna napetost na izhodu R2R lestvice ne preseže neznane vhodne napetosti X_A .

Naloga:


- Sestavi vezje ADC po shemi na sliki 4 in potrdi, da je vsebina števnik digitalni ekvivalent merjene vhodne napetosti X_A . Potreboval boš dve ploščici z D flip-flopi, ploščico z R2R lestvico in komparator. Nastavni potenciometer na ploščici s komparatorjem zasukaj v skrajno desno lego, tako bo območje merjenja od nič do šest voltov. Vir signala ure (»gated clock«) je že na ploščici s flip-flopi.

e. Kako dolgo (najmanj) traja pretvorba iz analognega v digitalno pri takem pretvorniku?



Slika 4: Štiri-bitni ADC s števnikom

Po shemi s slike 4 opravimo štiri-bitno pretvorbo v največ šestnajstih periodah signala ure. Za majhne vhodne napetosti X_A je pretvorba hitrejša. Če bi na enak način zgradili 10-bitni pretvornik, bi pretvorba trajala največ 1024 period ure, večinoma pa bi bila krajša. Tako dolg čas pretvorbe je posledica tega, da pri vsaki pretvorbi preskušamo vse mogoče napetosti X_A' od najmanjše naprej. To se zdi časovno potratno, zato poskusimo poiskati digitalni ekvivalent neznane napetosti X_A na bolj prebrisan način: uporabimo bisekcijsko metodo. Preiskovano območje najprej prepolovimo in ugotovimo, v kateri polovici je neznana napetost X_A . Potem območje, v katerem je X_A , spet prepolovimo in tako naprej. Vezje, ki krmili prepolavljanja in beleži sprotne odzive komparatorja, imenujemo SAR («Successive approximation register») in je na sliki 5, analogno-digitalni pretvornik pa z njim zgradimo po sliki 6.



Slika 6: Štiri-bitni ADC s SAR registrom

Naloga:



- Sestavi vezje po sliki 6 in preskusi njegovo delovanje. Pretvorbo poženi z impulzom na priključku SC, signal ure CLK pa za ta poskus ves čas deluje (ni »gated«).
- Potrdi, da dobiš različne (pravilne) digitalne vrednosti za različne analogne vhodne signale.
- Opazuj približevanje napetosti X_A' napetosti X_A za različne vrednosti X_A . Je to res približevanje po bisekcijski metodi?

Za radovedne; razlaga delovanja vezja SAR

Poglejmo, kako se da algoritem za bisekcijsko metodo preliti v digitalna vezja. Ločljivost zgrajenega ADC naj bo štiri bite, saj imamo na razpolago tak R2R DAC:

- Iskanje neznane vrednosti X_A po bisekcijski metodi začnemo tako na polovici območja napetosti, ki jih DAC lahko generira; to se zgodi, če na digitalne vhode DAC priključimo kombinacijo »1000«, DAC pa takrat da 3 V (v resnici da 6 V, a zaradi priključenega

komparatorja in predvsem trimerja na ploščici s komparatorjem se napetost zmanjša na polovico).




Slika : Shema registra SAR in tloris ustrezne ploščice tiskanega vezja

- Komparator primerja izhodni signal DACa X_A' in merjeno analogno napetost X_A . Če je X_A večji, je izhodni signal komparatorja logična enka, X_A pa je torej nekje med 3 in 6 V. Zato je treba najpomembnejši bit digitalnega vhodnega signala v DAC obdržati na logični enki in nadaljevati iskanje v zgornji polovici obsega DAC. V nasprotnem primeru je X_A nekje med 0 volti in 3 V, najpomembnejši bit je torej treba spremeniti v nič in iskati naprej v spodnji polovici obsega. Vzemimo, da je X_A za ta primer 4 V, torej mora MSB ostati na logični enki.
- Nadaljujemo torej tako, da ostane MSB ena, preostanek območja pa prepолоvimo; poskusimo s kombinacijo »1100« na vhodu v DAC, ki zato generira napetost 4.5 V.
- Komparator spet primerja obe napetosti in sporoči, da je X_A' tokrat prevelika. Torej je bilo postavljanje tega bita pretiravanje, merjena napetost je nekje med 3 in 4.5 volti.
- Nadaljujemo tako, da drugi bit postavimo nazaj na nič in poskusimo s prepолоvljenim območjem med 3 in 4.5 volti, torej poskusimo s kombinacijo »1010«, DAC pa zato generira napetost 3.75 V.
- Komparator spet primerja obe napetosti in sporoči, da je X_A' tokrat premajhna, zato je treba tretji bit pustiti na vrednosti ena; iskana napetost je nekje med 3.75 in 4.5 volti.
- Nadaljujemo tako, da ohranimo prvi in drugi bit, tretji bit pustimo na vrednosti ena in postavimo na ena še četrti bit »1011«; DAC zaradi tega generira napetost 4.125 V.
- Komparator še zadnjič primerja obe napetosti in ugotovi, da je X_A' tokrat prevelike, torej je treba pravkar testirani četrti bit vrniti na vrednost nič. Kombinacija »1010« najbolj ustreza merjeni analogni napetosti.

Za implementacijo opisanega postopka torej potrebujemo nekakšen algoritem, ki ga vgradimo v logična vezja. Pravimo, da smo sestavili vezje za sukcesivno aproksimacijo, SAR (»successive approximation register«) v žargonu. Takšno vezje sestavimo s pomočjo štirih D flip-flopov, za vsak bit potrebujemo svoj flip-flop. Vpisovanje in brisanje naj nadzoruje kombinacija števnik do deset in 1 od 10 dekoderja, ki jo žargonsko imenujemo Johnsonov števec. Izhodni signali takega števnik so na sliki 5. Uporabljeni Johnsonov števec je dostopen kot integrirano vezje CD4017 ima še dodatne priključke za reset in preprečitev štetja (»INHIBIT«).

Uporabimo Johnsonov števec CD4013 tako, da povežemo njegov izhodni priključek »9« z vhodnim »INHIBIT«. Števec lahko resetiramo, njegova vsebina je zato nič in aktiven postane izhodni priključek »0«. Ob prvem pulzu signala »CLOCK« števec napreduje v stanje ena (aktiven je izhodni signal »1«), ob naslednjem pulzu v stanje dva (aktiven je izhodni signal »2«) in tako naprej. Ob devetem pulzu ure števec napreduje v deveto stanje in aktiven postane izhodni priključek »9«. Ker smo tega povezali na vhodni priključek »INHIBIT«, se štetje kljub naslednjim pulzom ure ustavi in števec obtiči v stanju devet. Iz tega stanja ga lahko spravimo le z resetom, ko se pravkar opisano dogajanje ponovi. Vsak reset torej povzroči enkratni prelet vseh možnih stanj števnik. Zdi se, da bi bil tak števec primeren za krmiljenje štirih flip-flopov po prej opisanem algoritmu za sukcesivno aproksimacijo.

Postopimo takole:



Slika 5: Johnsonov števec CD4013

- Ob resetu števnika je treba, glede na algoritem za sukcesivno aproksimacijo, vse flip-flope v SAR postaviti na nič, zato izhodni signal »0« Johnsonovega števnika povežemo na »RESET« priključke vseh štirih flip-flopov.
- Izhodni signal »1«, ki postane aktiven po prvem pulzu ure, uporabimo za postavljanje flip-flopa U15B za najpomembnejši bit registra SAR.
- Po postavljanju tega bita potrebuje R2R lestvica nekaj časa za generiranje prave izhodne napetosti X_A' , prav tako potrebuje komparator nekaj časa za primerjanje. Drugega cikla signala ure, ko je aktiven signal »2« Johnsonovega števnika, zato ne izkoriščamo.
- Ob začetku tretjega cikla ure se že lahko zanesemo na rezultat primerjave »CMP« dveh signalov iz komparatorja, zato takrat ta rezultat vpišemo v prvi, najpomembnejši flip-flop U15B. Signal »CMP« je povezan na »D« priključek vseh flip-flopov. Izhodni signal »3« povežemo na »CLK« vhod tega flip-flopa. Hkrati s tem vpisom lahko postavimo tudi naslednji flip-flop U15A SAR registra za naslednje testiranje, zato izhodni signal »3« povežemo tudi na »>SET« vhod drugega flip-flopa.
- Četrty cikel, ko je aktiven izhod »4« Johnsonovega števnika, spet potratimo za čakanje na rezultat primerjanje s komparatorja.
- Peti cikel, podobno kot prej, uporabimo za vpis rezultata primerjave »CMP« v drugi flip-flop U15A, hkrati pa že postavimo tretji flip-flop U17B in tako omogočimo tretjo zaporedno primerjavo. Izhodni signal »5« Johnsonovega števnika je zato povezan na »CLK« priključek flip-flopa U15A in hkrati na »SET« priključek flip-flopa U17B.
- Šesti cikel, ko je aktiven izhod »6« Johnsonovega števnika, spet potratimo za čakanje na rezultat primerjanja s komparatorja.
- Sedmi cikel, podobno kot prej, uporabimo za vpis rezultata primerjave v tretji flip-flop U17B, hkrati pa že postavimo četrti flip-flop U17A ter tako omogočimo četrto, zadnjo primerjavo. Izhodni signal »7« Johnsonovega števnika je zato povezan na »CLK« priključek flip-flopa U17B in hkrati na »SET« priključek flip-flopa U17A.
- Osmi cikel, ko je aktiven izhod »8« Johnsonovega števnika, spet potratimo za čakanje na rezultat primerjanja s komparatorja.
- Deveti cikel uporabimo za zadnji vpis rezultata primerjanja v flip-flop U17A, zato je izhodni signal »9« povezan tudi na vhodni priključek »CLK« tega flip-flopa.

Na sliki 6 je električna shema pravkar opisanega vezja SAR. Potrebujemo en Johnsonov števnik (CD4017) in dve integrirani vezji s po dvema D flip-flopoma (CD4013). Na isti sliki je tudi tloris vezja. Signal za začetek pretvorbe je označen s »SC«, izhodni signal komparatorja pa mora biti povezan na vhodni priključek »CMP«. Poleg vseh štirih bitov flip-flopov za povezavo na R2R lestvico je izveden še signal »EOC« (»EndOfConversion«) ne LED diodo, ki sveti takrat, ko je rezultat pretvorbe veljaven. Štiri LED diode D20 do D26 svetijo za stanja posameznega bita registra SAR.

Za motivacijo

Industrija ponuja DAC in ADC pretvornike v obliki integriranih vezij. Njihova ločljivost je med nekako osem do 24 bitov, časi pretvorbe pa med desetimi nanosekund in sekundo. Cena se giblje od nekaj € do nekaj 100 €. Vsaka večja firma ponuja po do nekaj sto različnih izvedb ADC- in DAC-jev, prilagojenih različnim rabam.

Mikrokontrolerji (mikroprocesorji, ki so namenjeni zajemanju in procesiranju električnih signalov), imajo ADC in DAC že vgrajen. Rezultati pretvorbe so dostopni programu, ki na takem mikrokontrolerju teče. O takih bomo govorili pri predmetu »Uporaba mikroprocesorjev«. Vgrajeni pretvorniki so vsaj 8 bitni, redko pa je njihova ločljivost 16 bitov. Časi pretvorbe so tipično nekaj mikrosekund.